Wykaz publikacji wybranego autora

Ernest Jamro, dr hab. inż., prof. AGH

profesor nadzwyczajny

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki


  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja (50%)


  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja (50%)


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0003-4632-2470 połącz konto z ORCID

ResearcherID: B-8549-2019

Scopus: 24450561500

PBN: 5e70922b878c28a047391143

OPI Nauka Polska

System Informacyjny AGH (SkOs)





Liczba pozycji spełniających powyższe kryteria selekcji: 145, z ogólnej liczby 146 publikacji Autora


1
  • A blockchain service for science data safety
2
  • A custom co-processor for the discovery of low autocorrelation binary sequences
3
  • A novel Parallel-Serial Architecture for Neural Networks implemented in FPGAS
4
  • A study of the loops control for reconfigurable computing with OpenCL in the LABS local search problem
5
  • A system for the content based scientific literature retrieval
6
  • A system for the fast and accurate cytology images annotation
7
  • Accelerating aggregation and complex SQL queries on a GPU
8
  • Accelerating calculations on the RASC platform: a case study of the exponential function
9
  • Advances in the system for the automatic dogs’ skin cancer detection
10
  • Akceleracja obliczeń HPC z zastosowaniem architektur FPGA
11
  • Akceleracja obliczeń zmiennoprzecinkowych na platformie RASC
12
  • Akceleracja wybranych obliczeń HPC w układach FPGA
13
  • Analysis of the basic implementation aspects of hardware-accelerated density functional theory calculations
14
  • Analysis of the basic implementation aspects of hardware–accelerated density functional theory calculations
15
  • Architektury zaawansowanych układów arytmetycznych w sprzętowych systemach rekonfigurowalnych
16
  • Automatyczna synteza układów z parametrem w języku VHDL na przykładzie kodeka kodu BCH
17
  • Canine age classification using convolutional neural network
18
  • Canine age classification using Deep Learning as a step toward preventive medicine in animals
19
  • Classification of images of cytological samples for the purposes of initial analysis
20
  • Comparison of GPU and FPGA implementation of SVM algorithm for fast image segmentation
21
  • Computation acceleration on SGI RASC: FPGA based reconfigurable computing hardware
22
  • Constant coefficient convolution implemented in FPGAs
23
  • Constant coefficient multiplication in FPGA structures
24
  • Convolution operation implemented in FPGA structures for real-time image processing
25
  • Cosine similarity metric calculation on low power heterogeneous computing platform