Wykaz publikacji wybranego autora

Ernest Jamro, dr hab. inż., prof. AGH

profesor nadzwyczajny

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki

  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja (50%)

  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika

    [dyscyplina 2] dziedzina nauk inżynieryjno-technicznych / informatyka techniczna i telekomunikacja (50%)

[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0003-4632-2470 połącz konto z ORCID

ResearcherID: B-8549-2019

Scopus: 24450561500

PBN: 5e70922b878c28a047391143

OPI Nauka Polska

System Informacyjny AGH (SkOs)

1
  • Akceleracja obliczeń HPC z zastosowaniem architektur FPGA
2
  • Akceleracja obliczeń zmiennoprzecinkowych na platformie RASC
3
  • Akceleracja wybranych obliczeń HPC w układach FPGA
4
  • Architektury zaawansowanych układów arytmetycznych w sprzętowych systemach rekonfigurowalnych
5
  • Automatyczna synteza układów z parametrem w języku VHDL na przykładzie kodeka kodu BCH
6
  • Dobór parametrów filtrów cyfrowych dla implementacji sprzętowej z wykorzystaniem układów programowalnych
7
  • Dokładność przybliżonej analizy drgań maszyn w stanach niestacjonarnych
8
  • Efektywna komunikacja ARM-FPGA z użyciem interfejsu SPI
9
  • Implementacja adaptacyjnego kodera Huffmana w układach FPGA
10
  • Implementacja algorytmu konwolucji 2D dla potrzeb przetwarzania obrazów w czasie rzeczywistym
11
  • Implementacja algorytmu konwolucji 2D w układach specjalizowanych VLSI oraz w procesorach ogólnego przeznaczenia i sygnałowych
12
  • Implementacja arytmetyki rozproszonej w układach programowalnych FPGA na przykładzie operacji konwolucji 2D
13
  • Implementacja operacji konwolucji o stałych współczynnikach w układach FPGA
14
  • Implementacja procesora konwolucji do szybkiego przetwarzania obrazów w układach programowalnych FPGA
15
  • Implementacja silnie zrównoleglonej operacji obliczania histogramu w układach FPGA
16
  • Implementacja szybkich układów mnożących w strukturach FPGA
17
  • Implementacja szybkiej transformacji Fouriera o parametryzowanym rozmiarze w układach FPGA
18
  • Implementacja układów dodających wchodzących w skład konwolwera w układach programowalnych FPGA
19
  • Implementacja w układach FPGA dekompresji danych zgodnie ze standardem Deflate
20
  • Implementacja w układach FPGA modułu obliczającego funkcję jednoelektronową
21
  • Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji
22
  • Implementacja w układach FPGA silnie zrównoleglonej operacji \emph{ Look-Up Table}
23
  • Implementacja w układach FPGA transformacji falkowej na obrazie ruchomym
24
  • Implementacja w układach FPGA wybranych fragmentów metody szybkiej segmentacji obrazów
25
  • Interface równoległy do efektywnej komunikacji z płytą XSV zawierającą układ FPGA