Wykaz publikacji wybranego autora

Ireneusz Brzozowski, dr inż.

adiunkt

Wydział Informatyki, Elektroniki i Telekomunikacji
WIEiT-ke, Instytut Elektroniki

  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne

  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika

[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika

Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-1593-4047 orcid iD

ResearcherID: B-7954-2019

Scopus: 55946203800

PBN: 5e70922b878c28a0473910eb

OPI Nauka Polska

System Informacyjny AGH (SkOs)

1
  • [referat, 2009]
  • TytułLow-power logic design based on {em gate driving way} considering interconnections capacitances : test chip design
    AutorzyIreneusz BRZOZOWSKI, Andrzej KOS
    ŹródłoMIXDES 2009 : mixed design of integrated circuits and systems : proceedings of the 16textsuperscript{th} international conference : Łódź, Poland, 25–27 June, 2009 / ed. Andrzej Napieralski. — Łódź : Department of Microelectronics and Computer Science. Technical University of Łódź, 2009. — S. 450–455

  • keywords: low power logic design, interconnections, gate placement, chip design, gate driving way

    Zobacz pełny wykaz publikacji Autora/Autorów: Andrzej Kos

    cyfrowy identyfikator dokumentu: