Wykaz publikacji wybranego autora

Rafał Kłeczek, dr inż.

adiunkt

Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
WEAIiIB-kmie, Katedra Metrologii i Elektroniki


  • 2023

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika, elektrotechnika i technologie kosmiczne


  • 2018

    [dyscyplina 1] dziedzina nauk inżynieryjno-technicznych / automatyka, elektronika i elektrotechnika


[poprzednia klasyfikacja] obszar nauk technicznych / dziedzina nauk technicznych / elektronika


Identyfikatory Autora Informacje o Autorze w systemach zewnętrznych

ORCID: 0000-0002-5840-8557 orcid iD

ResearcherID: T-3431-2017

Scopus: 36519032700

PBN: 5e709328878c28a0473a3f29

OPI Nauka Polska

System Informacyjny AGH (SkOs)





Liczba pozycji spełniających powyższe kryteria selekcji: 84, z ogólnej liczby 84 publikacji Autora


1
  • 10 years anniversary of Solid-State Circuits Society chapter Poland
2
  • 10-bitowy przetwornik A/C dla potrzeb wielokanałowych systemów pomiarowych wykorzystywanych w neurobiologii
3
  • A 10-bit 3MS/s low-power charge redistribution ADC in 180nm CMOS for neural application
4
  • A bidirectional 64-channel neurochip for recording and stimulation neural network activity
5
  • A first-level event selector for the CBM experiment at FAIR
6
  • A flexible, low-noise charge-sensitive amplifier for particle tracking application
7
  • Active feedbacks comparative analysis for charge sensitive amplifiers designed in CMOS 40 nm
8
  • Analog front-end design of the STS/MUCH-XYTER2 — full size prototype ASIC for the CBM experiment
9
  • Application-specific integrated circuits for X-ray imaging and neurobiology
10
  • Area efficient front-end readout electronics for pixel detector based on inverter amplifier
11
  • Challenges in QCD matter physics - the scientific programme of the Compressed Baryonic Matter experiment at FAIR
12
  • Characterization of seamless CdTe photon counting X-Ray detector
13
14
  • Characterization results of the first small pixel high rate (SPHIRD) pixel detector prototypes
15
  • Charge sensitive amplifier for nanoseconds pulse processing time in CMOS 40 nm technology
16
  • Comparative analysis of the readout front-end electronics implemented in deep submicron technologies
17
  • Design and measurements of low power multichannel chip for recording and stimulation of neural activity
18
  • Design of fast signal processing readout front-end electronics implemented in CMOS 40 nm technology
19
  • Design of the integrated dual stage charge sensitive amplifier
20
  • Design of the reset and calibration circuits in a dual stage charge sensitive processing chain based on Time-over-Threshold technique for tracking applications
21
  • Digitally assisted low noise and fast signal processing charge sensitive amplifier for single photon counting systems
22
  • Dual stage charge-sensitive amplifier with constant-current feedback for time-over-threshold processing dedicated for silicon strip detectors
23
  • Dual stage time-over-threshold processing chain for silicon detectors with large capacitance
24
25
  • Experimental evaluation of the SNR in counting detectors under pile-up conditions